Skip to content

定义Definition

电路族一致性

施工中 · 内容逐步修订

Circuit family uniformity

要求输入长度 n 对应电路可由统一算法有效生成的条件。

形式陈述 ​

语言的电路族 {Cn} 对每个输入长度 n 给一只编码后的电路。若确定性生成器由 1n 输出完整 Cn 且使用对数空间,称该族 logspace-uniform;若生成器使用多项式时间,则称 P-uniform。输入采用一元 1n 是为了让生成预算以电路输入位数 n 为尺度,而不是以 log⁡n 为尺度。生成器的输出带只写不可回读,不计工作空间;它可用几个门编号计数器逐条写出连线,无须把整个电路同时存入内存。这类定义的时间至少与输出编码长度成正比。

DLOGTIME-uniformity 不要求在对数时间内输出整只多项式大小电路,而通常通过 direct-connection language 定义:对规范编码的 (1n,i,j,b),随机访问机在 O(log⁡n) 时间内判断门 i 的类型、门 j 是否连到门 i,以及输入或输出标记 b。电路基、门编号和编码必须固定,局部查询与完整生成在不同资源界下不能混为同一定义。完全取消一致性后得到的多项式规模类别见P/poly;常深度、无界扇入的具体电路类见AC⁰。

直觉

一族电路像每种输入长度各有一块专用芯片,但若这些芯片可以任意指定,族本身就可能把无限答案表藏在“设计图”里。一致性要求存在一个资源受限的通用过程,根据 1n 或门索引生成第 n 张电路及其连线;生成规则使所有输入长度上的电路共享同一个有效构造。不同的一致性强度会影响极小深度电路类,必须与电路基和编码方式一同说明。

例子与边界

对运行 T(n) 步的固定机器,可让第 t 层编码时刻 t 的配置,并用固定局部逻辑算出下一层;用“时间、纸带位置、局部位编号”遍历门,就能统一生成这张计算展开图。若 T(n) 是多项式,展开规模也是多项式。这才把同一程序在不同长度上的运行连成一族,而非分别猜出每张电路。

反例取一个不可判定的一元语言 U⊆{1}∗。以一元字母表作为输入域时,第 n 张电路只需硬编码常量 [1n∈U];若采用二进制输入域,还须先检查所有位是否为 1,规模仍为 O(n)。假如存在可计算生成器,生成 Cn 再求值即可判定 U,矛盾。因此“小电路逐长度存在”甚至不保证语言可判定。

推论与应用

一致性把布尔电路族与图灵机的统一算法联系起来。P/poly允许非一致的多项式规模电路族,相当于为每个输入长度提供多项式长度的 advice;AC⁰再叠加常深、无界扇入和门基,并分别标注 uniform 或 nonuniform 版本。NC通常采用 logspace-uniform 或更强条件。

参考资料
  • Sanjeev Arora and Boaz Barak, Computational Complexity: A Modern Approach, Cambridge University Press, 2009,Chs. 1–8。
  • Stasys Jukna, Boolean Function Complexity: Advances and Frontiers, Springer, 2012,Chs. 1–6。
关系图谱18 个相邻概念 · 1 类关系

拖动节点调整位置。

显示关系

显示:依赖

  1. 前置三跳
  2. 前置二跳
  3. 前置一跳
  4. 当前条目
  5. 后续一跳
  6. 后续二跳
  7. 后续三跳
文字版关系按与当前条目的最短距离分组